Módulo 4
Diseño SoC basado en los cores VeeR
El último módulo pretende dar una introducción al diseño de un SoC. Se creará un Sistema-en-chip (SoC) completo, dotándolo de sistema operativo y se realizará una aplicación basada en Tensorflow Lite en el sistema resultante.
Creación del RVfpga SoC desde cero conectando distintos módulos: el core VeeR EH1, la red de interconexión y los periféricos. Se empleará la herramienta Vivado Block Design.
Desarrollo del SoC en la placa Nexys A7: compilación, carga y ejecución del RTOS Zephyr sobre el SoC. Ejecución de una aplicación basada en Tensorflow Lite en el sistema resultante.