RISC-V es una arquitectura de código abierto que permite a cualquier empresa o institución diseñar, fabricar y vender procesadores sin necesidad de pagar licencias por arquitecturas como ARM o x86. En los últimos años, RISC-V está revolucionando el área de la arquitectura de computadores a todos los niveles (comercial, educativo, de investigación,...), gracias a esa naturaleza flexible y abierta.
Este credencial UCM de 6 ECTS (45 horas) responde al interés por RISC-V del sector español de la microelectrónica y los semiconductores, tal y como se indica desde el PERTE Chip en Microelectrónica y Semiconductores.
Resumen del contenido
El curso comienza con una extensa introducción a la arquitectura y programación en ensamblador en RISC-V y continúa con una serie de prácticas de entrada/salida empleando un SoC basado en los softcores RISC-V VeeR EL2 y EH1.
Posteriormente se realiza un estudio detallado de estos cores y su código Verilog. El objetivo de dicho estudio es que los estudiantes no sólo entiendan el diseño de los citados cores sino que que sean capaces de modificarlos y/o integrarlos en Sistemas-en-Chip (SoC).
En el último módulo se realizará asimismo el despliegue de una aplicación completa, empleando Zephyr Project como RTOS así como TensorFlow Lite para microcontroladores. Todos los desarrollos se llevarán a cabo usando FPGAs de Xilinx.
El temario detallado se encuentra en la sección Temario
Lugar y Fecha
El curso se impartirá en la Facultad de Informática de la UCM. El curso tiene una duración de 45 horas (6 ECTS) y se impartirá entre el 3 de febrero y el 11 de abril de 2025 en formato híbrido (presencial-online).
Precio
El precio de la microcrendencial es de 450 euros. Se prestará todo el material necesario para el desarrollo del curso.